我的世界隨機存儲器的組成原理及搭建方法分享

作者：佚名來源：本站整理發(fā)表時間：2015/6/28 14:09:01 評論(0)

我的世界游戲風靡全球，在歐美美國已被編錄教程，足以說明這款游戲的魅力，不僅僅的在意傳統(tǒng)的游戲，對開發(fā)玩家的腦力是非常大的，下面是小編整理玩家Halfaller的分享，這其中涉及的知識點，小編實在汗顏佩服之至。希望也能幫助大家！

一、RAM基礎理論知識
1.RAM概述
RAM是英文Random Access Memory的縮寫，中文即隨機存取存儲器，可以存儲二進制代碼，具有可讀可寫、且存取的速度與存儲單元的位置無關的特性。在計算機中，RAM也叫主存（或內(nèi)存），是與CPU直接交換數(shù)據(jù)的內(nèi)部存儲器，需要進行傳輸?shù)臄?shù)據(jù)就存放在內(nèi)存中。

2.RAM的技術指標
(1).存儲容量
RAM的容量是指能儲存二進制代碼的數(shù)量，由存儲單元的數(shù)量決定，每個存儲器又包含多個存儲元件（又叫存儲基元、存儲元）。每個存儲元件能存儲一位二進制碼0或1，每個存儲單元能存儲一串二進制碼，稱為一個存儲字，存儲字的位數(shù)叫存儲字長，存儲字長可以為8位、16位等。容量（Byte）=存儲單元數(shù)量*字長/8。

(2).存儲速度
RAM的速度主要由頻率、位寬（頻率*位寬=帶寬，即單位時間傳輸數(shù)據(jù)量）、延遲（又稱時序）決定，具體是由存儲時間和存儲周期決定。
存儲時間又叫訪問時間（Memory Access Time），指啟動一次操作到完成這次操作所有過程所需要的時間。
存儲周期（Memory Cycle Time），是指連續(xù)完成兩次獨立操作的最小間隔時間，這個間隔時間通常大于或者等于存儲時間。

(3).存儲密度
RAM的存儲密度=容量/體積（或面積），主要由存儲單元體積和布線決定，存儲單元體積越小布線越緊密在單位體積內(nèi)就可以集成更多的存儲單元，獲得更大的容量。

3.RAM的基本組成結構以及工作方式
(1).RAM的基本結構
RAM的基本結構包括MAR（Memory Address Register，內(nèi)存地址寄存器）、譯碼器（Address Decoder）、驅(qū)動器（Device）、存儲體、控制電路、讀寫電路、MDR（Memory Data Register，內(nèi)存數(shù)據(jù)寄存器），（有的將MAR和MDR集成于CPU中），MAR用于儲存地址，譯碼器負責地址譯碼，驅(qū)動器負責驅(qū)動電路，存儲體負責儲存數(shù)據(jù)，控制電路用來控制讀取或?qū)懭耄x寫電路負責實現(xiàn)讀寫控制，MDR用來儲存從存儲體讀取的數(shù)據(jù)或者準備寫入存儲體的數(shù)據(jù)。

(2).RAM的工作過程
內(nèi)存的工作方式是按地址訪問存儲單元，每個存儲單元都有一個對應的地址，當要對內(nèi)存進行操作時，首先由CPU將要操作的存儲單元的地址送入MAR，經(jīng)地址總線（Address Bus）送至內(nèi)存的譯碼器進行解碼，驅(qū)動電路選中對應的存儲單元，然后CPU發(fā)出讀寫操作指令，內(nèi)存將存儲單元里的數(shù)據(jù)取出經(jīng)數(shù)據(jù)總線（Data Bus）存至MDR里，或者是將MDR里的數(shù)據(jù)寫入存儲單元。

(3).RAM的電路結構
這是一個使用D觸發(fā)器進行存儲，重合法譯碼驅(qū)動，讀寫控制線控制讀寫的RAM，包含16個1bit存儲元。最上方的是讀寫控制線，左下方的是地址線，中間四根是數(shù)據(jù)線，低電平控制讀取，高電平控制寫入，讀寫共享同一根數(shù)據(jù)線。

該RAM使用SR Latch作為存儲基元，譯碼驅(qū)動為線選法，由時鐘控制，含4個4bit存儲單元。左邊是一根時鐘線和兩根地址線，上面四根線為數(shù)據(jù)輸入（Data in），下面四根線為數(shù)據(jù)輸出（Data out）。

4.RAM的儲存原理
(1).SRAM
SRAM即Static Random Access Memory靜態(tài)隨機存儲器，是在靜態(tài)觸發(fā)器的基礎上附加門控管而構成的，在讀取數(shù)據(jù)后仍保持原狀態(tài)，不需要再生。

(2).DRAM
DRAM即Dynamic Random Access Memory動態(tài)隨機存儲器，存儲矩陣由動態(tài)MOS存儲單元組成，利用MOS管的柵極電容來儲存信息，但由于柵極電容的容量很小，電荷的保存時間有限，必須定時補充電荷保持信息，即“刷新”或者“再生”，因此DRAM內(nèi)部需要有刷新控制電路。

5.RAM的譯碼驅(qū)動方式
存儲芯片的譯碼驅(qū)動方式主要有兩種，線選法和重合法。

(1).線選法
線選法的特點是一根字選擇線（Word Line，字線）直接選中一個存儲單元的各個位，如直接選中8個1bit存儲元件組成1Byte存儲單元，這樣便可以一次控制一個字，這種方法結構相對簡單，但只適合容量不大的存儲芯片。

(2).重合法
重合法的特點是利用行地址和列地址確定位置，兩組線相互交叉，一組選擇行，一組選擇列，即可控制存儲矩陣的任意一位。

6.RAM的容量擴展方式
由于單片存儲芯片的容量總是有限的，為了滿足應用需求，需將多片存儲芯片組合在一起組成容量足夠的存儲器，這就是存儲容量的擴展。容量控制的方式通常有兩種，位擴展和字擴展。

(1).位擴展
位擴展是指增加存儲字長，將多片存儲芯片并聯(lián)，由原來的一次控制一個存儲芯片的
一個字變成一次控制各個芯片的一個字，這樣一次便控制了更長的字，同時容量也獲得了擴展。

(2).字擴展
字擴展是指增加存儲器字的數(shù)量，通過增加多個存儲芯片，增加幾位信號作為片選信號，通過片選器來選擇對應的存儲芯片，這樣可以擴展存儲容量而不改變存儲字長。

(3).字、位擴展
增加存儲芯片數(shù)量，且既增加存儲的字的數(shù)量同時又擴展存儲字長。

二、紅石電路RAM基礎
1.數(shù)字電路與信號強度電路

(1).數(shù)字電路
數(shù)字電路由紅石火把、中繼器等組成，通過有信號和無信號來表示1和0，對應物理電路中的高電平和低電平，以紅石火把加方塊組成反相器構成各種邏輯門，進而組成數(shù)字邏輯電路。

(2).信號強度電路
信號強度電路又稱為模電，信號強度在零到十五的稱為普通模電，信號強度高于十六的為高強度模電，簡稱強模。強度信號需要進行保真?zhèn)鬏敚t石線承載的紅石信號強度范圍為0~15，比較器儲存和傳遞任意強度的信號，因此傳輸上可以使用紅石線的普通模電延遲相對較小，強模信號只能使用比較器鏈進行傳輸，延遲相對較大，但值的范圍更大。因為利用信號強度來表示一定的值，所以相比相同位數(shù)的數(shù)字電路數(shù)據(jù)量更大。

2.存儲元件
存儲元件基于鎖存器構成，除了滿足基本的存儲功能以外還應具有易于擴展堆疊、高度集成等特點，以方便電路的制作。

(1).傳統(tǒng)鎖存器
傳統(tǒng)鎖存器即普通的雙與非門鎖存器，在紅石電路中可由兩個首尾相連的非門構成，包括紅石火把非門構成的鎖存器和活塞非門構成的鎖存器。

(2).特殊鎖存器
特殊鎖存器是利用游戲里的一些具有特殊性質(zhì)的物品組成的鎖存器，通常具有更小的體積或者更強的功能。

①.投擲器鎖存器
兩個投擲器對立放置，在其中一個鎖存器里放入物品，當投擲器被激活后會將物品發(fā)射到對立的投擲器里，利用比較器來檢測投擲器里的物品并輸出信號，中繼器對信號進行放大。

②.中繼器/比較器環(huán)
利用首尾相連的中繼器或比較器來保持信號，在接受到信號以后將始終維持信號，比較器環(huán)具有保持紅石信號強度的能力，一次一個比較器環(huán)可以儲存強度信號，相當于多位二進制碼。中繼器/比較器環(huán)需要通過斷路來進行清零。

⑤.中繼器鎖存器
一個中繼器對另一個中繼器的側(cè)面進行強充能成為一個鎖存器，被強充能時中繼器狀態(tài)被鎖定，停止充能則可改變中繼器狀態(tài)。

④.BUD鎖存器
利用活塞BUD構成鎖存器，因為活塞的特殊性質(zhì)，一個活塞即可實現(xiàn)兩種穩(wěn)定狀態(tài)，通常用活塞的伸出來表示儲存1，通過更新使活塞收回來清零。

為了方便存儲矩陣的制作，通常一個存儲單元還包含字線、位線、讀寫控制線、數(shù)據(jù)線等，形狀規(guī)則，方便復制拼接等。

3.譯碼器
(1).數(shù)電譯碼器
即基于數(shù)字信號的譯碼器，由BIN信號轉(zhuǎn)換為其它信號進行存儲單元選擇的譯碼器，常見的有2-4譯碼器、3-8譯碼器、4-16譯碼器等，由與門或門蘊含門等構成。

(2).模電譯碼器
利用紅石信號的強度表示地址，譯碼過程中將信號強度轉(zhuǎn)換為數(shù)電信號，利用比較器的比較功能或者減法功能或者構建蘊含門來區(qū)分信號，通常用普通模電，體積較小，且速度也比較快，但有間距限制，也只適合容量較小的存儲器。

三、搭建紅石RAM
1.設定目標
確定RAM需要達到的容量、體積、延遲等指標，根據(jù)指標進行RAM的規(guī)劃。

2.選擇譯碼驅(qū)動方式
容量較小的RAM可以使用線選法驅(qū)動，結構簡單任意實現(xiàn)；大容量的RAM使用重合法驅(qū)動，通常重合法一個存儲芯片只有1bit位寬，需要通過位控制達到所需存儲字長。

3.考慮電路結構
線選法由于存儲字長的限制結構也受到限制，通常使用并列的單片式觸發(fā)器組成一個存儲單元，根據(jù)存儲單元的形狀來規(guī)劃電路，通常將存儲單元布置在譯碼器和數(shù)據(jù)線的一側(cè)或兩邊都布置；重合法相對要單一一些，一般是將行地址譯碼器和列地址譯碼器布置在存儲矩陣的相鄰的兩邊。

4.搭建存儲基元
基于線選法的RAM一般使用單片式的觸發(fā)器，將8或16個觸發(fā)器并列組成一個8bit或16bit的存儲單元，可以組成1寬的存儲單元或者方形的存儲單元，在存儲單元輸入輸出口搭建讀寫控制電路；重合法使用扁平的矩形存儲基元，每個存儲基元都需要有對應的控制電路，由一個觸發(fā)器加上驅(qū)動線、讀寫控制線、數(shù)據(jù)線組成一個扁平的存儲基元，以方便拼接組成存儲矩陣和縱向堆疊。搭建完成以后進行測試以保證能夠正常工作。

5.完成存儲體
線選法的RAM可以先搭建一個包含一個存儲單元和一段譯碼器一段數(shù)據(jù)線一段控制線的基本結構，然后使用WorldEdit或者MCEdit對其進行復制從而構建整個存儲體；重合法的RAM只需直接復制基本單元構成存儲矩陣即可。

6.RAM完成
將地址線數(shù)據(jù)線讀寫控制線拉出布置到指定位置，完成譯碼器的地址分配。檢查電路確認是否存在斷路或者短路問題，測試RAM的讀寫功能，確認譯碼器和讀寫控制電路是否能正常工作，清除多余的部分